AI HPC需求推动封装技术变革,CoWoS与EMIB技术竞争加剧
根据TrendForce集邦咨询的最新研究,AI HPC(高效能运算)领域对异质整合的需求日益增长,其中台积电的CoWoS解决方案是关键技术之一。然而,随着云端服务业者(CSP)加速自研ASIC,对封装面积的需求不断扩大,部分CSP开始考虑从CoWoS转向英特尔的EMIB技术。
CoWoS技术通过中介层(Interposer)将主运算逻辑芯片、存储器、I/O等不同功能的芯片连接并固定在基板上,已发展出CoWoS-S、CoWoS-R与CoWoS-L等技术。随着英伟达Blackwell平台2025年的规模量产,市场需求已高度倾向内嵌硅中介层的CoWoS-L技术。
AI HPC的旺盛需求导致CoWoS面临产能短缺、光罩尺寸限制和价格高昂等问题。除了NVIDIA GPU长期占据CoWoS多数产能外,封装尺寸和美国制造需求也促使谷歌、Meta等北美CSP开始积极与英特尔接洽EMIB解决方案。
EMIB技术的优势与挑战
相较于CoWoS,EMIB技术拥有多项优势:结构简化、热膨胀系数(CTE)问题较小、封装尺寸更具优势。EMIB舍弃昂贵且大面积的中介层,直接将芯片使用内嵌在载板的硅桥方式进行互连,简化整体结构,提高良率。同时,由于硅桥只在芯片边缘嵌入,整体硅比例低,硅与基板的接触区域少,导致热膨胀系数不匹配的问题较小,减少了封装翘曲与可靠度挑战。
| 封装技术 | 光罩尺寸倍数 | 预计发展 |
|---|---|---|
| CoWoS-S | 3.3倍 | - |
| CoWoS-L | 3.5倍 | 2027年达9倍 |
| EMIB-M | 6倍 | 2026-2027年可支援8倍至12倍 |
价格方面,EMIB舍弃价格高昂的中介层,能为AI客户提供更具成本优势的解决方案。然而,EMIB技术也受限于硅桥面积与布线密度,可提供的互连带宽相对较低、信号传输距离较长,并有延迟性略高的问题。因此,目前仅ASIC客户较积极在评估洽谈导入。
TrendForce集邦咨询指出,英特尔自2021年宣布设立独立的晶圆代工服务(Intel Foundry Services, IFS)事业群,耕耘EMIB先进封装技术多年,已应用至自家Server CPU平台Sapphire Rapids和Granite Rapids等。随着谷歌决定在2027年TPUv9导入EMIB试用,Meta亦积极评估规划用于其MTIA产品,EMIB技术有望为IFS业务带来重大进展。至于英伟达、AMD等对于带宽、传输速度及低延迟需求较高的GPU供应商,仍将以CoWoS为主要封装解决方案。