英特爾與臺積電在先進製程技術的競爭中展開激烈角逐
隨着英特爾推出A14工藝，全球兩大晶圓廠巨頭——英特爾和臺積電，在先進製程技術領域展開了激烈的競爭。這場競爭主要圍繞架構、EUV光刻技術和晶體管設計等方面展開。
臺積電的技術進展
臺積電正在從FinFET技術向Nanosheet架構轉型，並探索垂直堆疊的NFET和PFET器件（CFET）作爲微縮技術的候選方案。此外，溝道材料的突破也助力尺寸微縮和功耗降低。臺積電在2023年IEDM上展示了首款柵極間距爲48納米的CFET晶體管，並在今年的IEDM上展示了最小的CFET反相器，該器件在1.2V電壓下展現了均衡的性能特徵，標誌着CFET技術發展的重要里程碑。
臺積電還首次展示了類似N2技術的堆疊納米片架構中單層溝道的電性能，並開發了工作電壓爲1V的反相器。公司計劃繼續開發新的互連技術，包括降低通孔電阻和耦合電容的新通孔方案，以及降低銅線電阻的新銅阻擋層。同時，臺積電也在研究具有氣隙的新型金屬材料和插層石墨烯，以降低互連延遲。
英特爾的技術進展
英特爾即將推出的14A工藝節點（計劃於2027年進行風險生產）宣稱功耗將降低高達35%。英特爾展示了其全新的Turbo Cell技術，這是一種可定製的設計方法，旨在提供最高的CPU頻率並提升GPU中關鍵速度路徑的性能。14A和14A-E節點是繼18A節點之後的新一代節點，性能功耗比將比18A節點提升15%至20%。
英特爾的14A節點晶體管密度比18A節點提高了1.3倍，並對RibbonFET晶體管進行了改進，現在稱爲“RibbonFET 2”。Turbo Cells通過增加短庫的晶體管驅動電流來提高性能，同時保持高密度排列以實現最佳面積效率。英特爾表示，Turbo Cells最終可用於將速度更快、功耗更低的單元與同一設計模塊內的節能單元混合，從而爲任何給定的用例創建功率、性能和麪積(PPA)的適當平衡。
High NA EUV的選擇
臺積電似乎將放棄在其A14工藝中使用高數值孔徑EUV光刻設備，而是採用更傳統的0.33數值孔徑EUV技術。臺積電認爲，使用高數值孔徑EUV的成本可能會比傳統EUV方法高出2.5倍，這將大大提高A14節點的生產成本。相反，臺積電將專注於0.33 NA EUV，并使用多重曝光技術来保持设计复杂度，降低生產成本。
英特爾則堅持在其即將推出的14A工藝中使用新的高NA EUV芯片製造設備，儘管成本效益方面一直存在質疑。英特爾已在其俄勒岡州工廠安裝了第二臺高數值孔徑EUV光刻機，但該技術仍在開發中，尚未投入生產環境。英特爾表示，兩種生產流程的良率相同，這意味着即使高數值孔徑EUV開發遇到障礙，也不會對產品上市時間造成嚴重影響。
英特爾在10nm節點上遭遇了諸多失敗，最終導致其失去了對臺積電的芯片製造領先優勢。爲了避免重複過去的錯誤，英特爾決定開發替代的Low NA生產流程，並在18A節點開發了全新的背面供電系統和環柵晶體管（GAA），以降低其他類型進步的風險。
